¢一暫存器，當正向時脈(clock)來的時候，
reset 訊號為1 ，暫存器值則清為 0
(繼續閱讀...)
文章標籤
Verilog HDL

東勢厝滴yang 發表在 痞客邦 留言(0) 人氣()